• WAP手机版 RSS订阅 加入收藏  设为首页
基础理论

EDA工具如何让硅片技术实现盈利

时间:2011/8/26 14:59:54   作者:Behrooz Zahiri   来源:   阅读:555   评论:0

技术发展的步伐正以指数级速率在加快。第一台IBM个人电脑于1981年8月发布上市 ,以一个8位8088微处理器为基础,时钟速率4.77兆赫,存储器功能16至256千字节。相比之下,当时购买这款电脑的价位现在可能足以购买一台64位多核、多线程处理器、3+千兆赫时钟速率的笔记本电脑。为跟上技术发展步伐,半导体公司需要能让其充分利用卓越技术、设计专业知识和创造力以交付可盈利差异化硅片的EDA解决方案。

SoC设计的集成问题

晶体管多达数十亿的复杂芯片是所有电子产品和系统的核心。为适应“更好更快更省”市场现象,片上系统(SoC)要集成进更多功能,要将数字和模拟电路与片上存储器完美结合。这项任务并不轻松。开发这些SoC,时间和资源至为重要。

Silicon One: 可盈利硅片技术解决方案

对于数字设计部分,半导体公司需要一款完全集成化的高性能、高复杂性、低功耗纳米设计RTL-to-GDSII流程。在65及65以下纳米节点,传统单点工具并不能解决新出现的设计问题并满足更为棘手的上市时间需求。这时设计师需要的是Talus,它提供了一种集成化全芯片综合方法,可处理各个方面的设计流程问题、去除耗时的手工操作、缓解物理硅片效应、防止新错误的引入(尤其是必须在设计阶段后期进行的变更)并确保设计收敛。

时序分析已成为了许多芯片设计团队的一大瓶颈。随着设计尺寸常突破1000万门并需要跨多个工作情景的分析,这些均给设计进度带来了严重影响。设计团队被迫要么增加硬件和STA工具许可的投入、要么减少角点并限制所分析情景的数量,以此来应对当前静态时序分析(STA)解决方案的局限性。这些方法不仅费用昂贵,而且还不可扩展。这时设计师需要的是Tekton,它提供了一款快速、高容量的时序分析解决方案,可在几分钟内,而不是几小时或几天内,在标准硬件上提供签核质量时序分析。

至于复杂SoC的模拟设计部分,无法优化或面积/功耗间权衡的自动化正成为一大难题。这时设计师需要的是Titan,它是专为满足目前和未来模拟/混合信号设计师需求而调整的一款全面的最先进设计平台,不仅自动化了传统极为耗时的手工流程,让技术熟练的模拟设计师能够探索多个设计选项以交付更好结果,而且还实现了混合信号集成和顶层布线的自动化,较其它工具流程提供了数量级生产率改善。

随着混合信号设计尺寸的增加以及复杂性的提高,达成正确功能验证的能力变得更成问题。事实上,一旦引入完全提取的寄生电容,验证工作对于目前仿真解决方案来说几乎不可能完成。要验证目前的SoC组件,设计师需要的是FineSim,它提供了一款先进的仿真解决方案,能够在无传统解决方案管理费用的前提下,无缝地采用单一引擎实现混合信号SoC设计功能验证。而且它不只做到了快速精确;它所提供的超高容量使其可以SPICE级精度完成超大型电路的验证。

成功要点

为让半导体行业能够解决目前各种技术问题并实现盈利,电子设计自动化(EDA)公司不再能试图成为单供应商。毕竟对于一家公司来说,想要做到面面俱到是不可能的。相反,它们应聚焦自身优势,并在弱势领域主动与他人协作。微捷码的Silicon One解决方案通过提供可满足单芯片中数字、模拟和存储器系统集成的上市时间、产品差异化、成本、功耗和性能需求的差异化EDA解决方案和技术,可让SoC硅片实现更好的盈利。(end)  


免责申明:CAD之家旨在相互学习交流,是一个完全免费的网站,部分原创作品,欢迎转载,部分内容来自互联网,如果侵犯了您的权利请尽快通知我们!
邮箱:qm198794@gmail.com Copyright 2008-2022 CAD之家网 湘ICP备17006806号